

Metallische Seed Layers für galvanische Schichten in der Halbleiterindustrie: Anforderungen und Lösungen

Dr. Jörg Patscheider

Evatec AG, Hauptstrasse 1a, CH-9477 Trübbach
joerg.patscheider@evatecnet.com

Abstract

Hochintegrierte Mikroelektronik ist aus unserer heutigen Welt nicht mehr wegzudenken. Die zunehmende Miniaturisierung, v.a. im Bereich der Verbraucherelektronik wie Smartphones, USB sticks und ähnlichen Gütern des täglichen Gebrauchs erfordern neue platzsparende Lösungen bei gleichzeitig massiv gesteigerter Leistung. Diese Anforderungen verlangen nach neuartigen elektrischen Verbindungs- und Kontaktierungslösungen, die in modernen Produktionsanlagen bereits realisiert sind.

In diesem Beitrag wird gezeigt, welche neuere Lösungen für hochintegrierte Bauteile bestehen und welche prozesstechnischen Neuerungen dafür erforderlich sind. Anhand von Beispielen aus der Kontaktierung von hochintegrierten Halbleiterchips wird illustriert, wie galvanisch aufgebraute elektrische Leiter in Kombination mit Seed Layers, die durch Sputterabscheidung hergestellt sind, Lösungen für die erwähnten Herausforderungen ermöglichen. Als Beispiele werden Underbump Metallization für Fan Out Wafer Level Processing die Herausforderungen diskutiert und Lösungen präsentiert. In einem zweiten Teil wird die dreidimensionale Integrierung mittels Through Silicon Vias besprochen sowie die dafür notwendigen beschichtungstechnologischen Lösungen durch HiPIMS als Voraussetzung für elektrochemisch abgeschiedene Schichten vorgestellt.